This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

- Searching PAJ (Y)

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

52-075981

(43) Date of publication of application: 25.06.1977

(51) Int. CI.

H01L 23/12 H01L 25/04

(21) Application number: 50-151820

(71) Applicant : HITACHI LTD

(22) Date of filing:

22. 12. 1975

(72) Inventor: TAJIMA ZENZO

HATANO KUNIO

(54) MULTICHIP DEVICE

57) Abstract:

PURPOSE: A multichip device is obtained by three-dimensionally stacking of the memory elements packaged to a film carrier.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Patent number]

Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998, 2000 Japan Patent Office

(54) MULTICHIP DEVICE

(11) Kokai No. 52-75981 (43) 6.25.1977 (21) Appl. No. 50-151820

(22) 12.22.1975


(71) HITACHI SEISAKUSHO K.K.


(72) ZENZO TAJIMA (1) (52) JPC: 99(5)C21:99(5)H0

(51) Int. Cl'. H01L23/12, H01L25/04

PURPOSE: A multichip device is obtained by three-dimensionally stacking of the memory elements packaged to a film carrier.

CONSTITUTION: A semiconductor element 1 is connected to a film carrier 3 having copper leads 2. A layer which is bondable by soldering is beforehand evaporated on the rear of the semiconductor element 1 and the element 1 is connected to metal of good thermal conductivity, for example, a plate 4 of copper. The film carriers 3 are subsequently stacked by positioning the holes 5 provided at their ends onto the leads 7 fixed on a ceramic substrate 6 and the copper plates 4 are connected to the leads 7, after which a cap 8 is put on. With such arrangement, the heat generated in the chips flow through the leads 7 to the cap, whereby the dissipation of the heat is improved.







10

項 (特許法教を名名ただしな) の規定化よる特許出籍

特許庁長官股

50 1 2 22°

元明の 経路

マルチナツブデバイズ

符弁研求の範囲に記載された発明の数: 2

计许出项人

* 東京都千代田区丸の内一丁目5番1号

さ 理 人

■ 「東京都千代田区丸の内一丁目5番1号 な丈全社 日 立 製 作 所 カ



50 151820 .

明 超 遊

発明の名称 マルチナップデパイス 特許請求の範囲

- 上 半導体数子をフィルムキャリアに複観した後、 これを3次元的に接続したことを特徴とするマ ルナナンプデバイス。
- 2. 特許別求の範囲第1項に記載されたマルチチップデバイスにかいて、放動効果を増すために 半導体業子の基面に無伝導の良い金属板と扱続 し、この金属板とリードとを接続して放納路を 形成したことを特徴とするマルチチップデバイス。

発明の詳細な説明

近年、半導体メモリの発展は著しく、決在では 4 0 9 6 ピットRAMが実用化の政防にはいつて いる。今後とも決決政は更に向上していくことが 考えられる。このような半導体メモリデバイスの 没規度を向上させるためには、 単一チップ内の 没 ひはと上げる方法と、 仅 2 回のテップを 1 デバイスの ス内に災災でるいわゆるマルチナップデバイスの

19 日本国特许庁

公開特許公報

①特開昭 52-75981

④公開日 昭52.(1977) 6.25

②特願昭 50-151820

②出願日 昭40.(1974/2.22

審査請求 未請求

(全3頁)

庁内整理番号 65/3 37 65/3 57

方法がある。

| 同一のプロセス技術で考える場合、マルチテップデバイスの方がチップサイズは小さくても良く、スピード的にもコスト的にも有利である。

マルテテンプ半導体メモリデバイスとしては、 こB単社が2048ピント×4テンプ1 デバイス を英用化しているのは対知の必要である。

マルナナンプデパイスを作る化るたつて重要な ことは、デパイスの不良率がナップの不良率のロ 葉(ロ:ナップ等数数)で示されることである。 それ故に、半導体以子をナップの状態で完全に性 能以致をすることが要求される。現状にかいては、 半導体メモリな子の様子段階での完全な性能以 は出程である。このような質状にかいて、砂丘フ イルムキャリア方式という折らしい突接生ががだ ながれたナーブキャリア上に提続するものである。 半導体は子段階ではブローパという灯による調定 しかできず、交流的な動作試験が困ねであつたが、 フィルムギャリア方式では別リートを用いること により、女虎句作杖はが容易となつた。 このこと はマルナナンプデパイスを作る上化かいて、 栄子 の返別を容易に行なえることが可能となり非常に 有効な手生となる。

本発列の第1の目的はフィルムキャリアに実体した半導体メモリ票子を三次元的にスメンキングナることによりマルテテンプデパイスを作るものである。第2の目的は半導体メモリ禁子の公面を対域しような熱伝導器の良い企画板に接続してフィルムキャリアのみでは微観的気持が問題であるための制盤と、半導体案子の始続による熱をこの

- 3 -

いるリード7は熱伝導性の良いペースト10を用いてキャップと授続される。これにより、ナップより発生した私はリード7を介してキャップ8に 使れ、キャップ8を放納板とすることによりをわ めて納放飲のよいデバイスとなる優れた効果を有 する。


図面の触単な説明


第1図(4)(で)はフィルムキャリア契数線達の断面 図>よび正面図、第2図はマルチチップデバイス の新面図である。

代如人 弁理士 弹 田 村 幸

特別 阿52一 75581 ② 会越収を通して遊がせりとするものである。

以下本始明による決路的を用いて詳細に収別す る。前1図(4)(9)は本発明による一例を示すもので あり、半導体数子1をフイルムキャリアに突張す る方法は気化公別されている方法のどれをとつて も良いが、まず半導体語子1をフイルムギャリブ 3 に盗殺する。説いて、半導体常子1の裏面にテ 的半田級台可能な心===(例 Ni-Or-Au)を高 刈してかき、 以板4上化半田メンキされた原定の 湖所に半城体系子1をリフロー受貌する。 次に、 ナーブリードの消化前もつてるけられた穴をを部 2 凶に示すようにセラミック装板を上に固定され たリード1に迫し、ひゃとスタンキングしていく。 スタッキングが終れば熱処理を加えることにこり.. 子のメッキされているリード上の半田によつてフ イルムキャリアの飼リード2とセラミツク薔薇6 上のリードでは世秋的にも、私気的にも登録され る。スタッキングが終つたのち、アルミ製のキャー ツブ8をかぶせて兵歯より樹脂9(例えばR T Y 一o0)により封じる。なか、消板 4 と弦吠して





, 特開 昭52— 75981 (3)

型別の原理例型

(1) 9 2 2 12

....

(4)市界集造车 13

前記以外の発明者で行計出記人でたけ代記し

発明 者

本式会社 日立製作所 茂原工場的 设多野 郑 道

-391-

- 19. Japan Patent Office, Laid-open Patent Application Gazette
- 11. Laid-open Patent Application No. Sho 52-75981
- 43. Disclosure Date: June 25, 1977
- 21. Application No. Sho 50-151820
- 22. Application Date: December 22, 1975
 Examination: Not requested (total 3 pages)

Agency Control No.: 6513 37, 6513, 57

52. Japan Class: 99(5)C21, 99(5)H0

51. International Class²: H01L 23/12, H01L 25/04

PATENT APPLICATION

Date: December 22, 1975

To: Commissioner, Japan Patent Office Title of Invention: Multi-chip Device Number of Inventions Cited in Claims: 2

Inventor: Zensou Tajima, Hitachi Sobara Plant, No. 3300 Hayano, Sobara City, Chiba Prefecture Inventor: Kunio Hatano, Hitachi Sobara Plant, No. 3300 Hayano, Sobara City, Chiba Prefecture

Applicant: Hitachi, Ltd., 1-5-1 Marunouchi, Chiyoda-ku, Tokyo (510)

Representative: Hiroshi Yoshiyama

Agent: Toshiko Usuda (7237), Hitachi, Ltd., 1-5-1 Marunouchi, Chiyoda-ku, Tokyo (510)

Phone: 270-2111

SPECIFICATION

TITLE OF INVENTION Multi-chip Device

CLAIMS

1. A multi-chip device, wherein a semiconductor element is connected to a film carrier, and then this is connected three-dimensionally.

2. The multi-chip device recited in claim 1, wherein a metal plate with good heat conductivity is connected to the back of the semiconductor element in order to increase the heat radiation effect, and this metal plate and a lead are connected and a heat radiation path is formed.

DETAILED EXPLANATION OF THE INVENTION

In recent years the development of semiconductor memories has been dramatic; we have now reached the stage of implementing 4096 bit RAMs. In the future we can expect to see ven higher levels of integration. In order to increase the level of integration in this sort of semiconductor memory device, there is the method of increasing the level of integration within a

single chip and the method of mounting a plurality of chips within one device, the so-called multi-chip device.

If we consider [working] within the same process technology, the multi-chip device alternative is good because of small chip size, and also has advantages with regard to speed and

A known multi-chip semiconductor memory device that has been practiced is IBM's

single device that is 2048 bits \times 4 chips.

An important factor in making a multi-chip device is that the device failure rate is a multiple n of the chip failure rate (n: number of chips installed). Therefore it is necessary to test semiconductor elements to see if they perform perfectly in a chip state. At present, it is difficult to do a complete performance test at the element level of a semiconductor memory device. Given this state of affairs, a new packaging method, known as the film carrier method, is now attracting attention. This is a method in which a semiconductor element is connected to a tape carrier formed with copper leads. At the semiconductor element stage, measurement can only be performed using a needle known as a probe, and alternating-current operational testing is difficult, but the film carrier method uses copper leads, so alternating-current operational testing becomes easy. This makes it possible to easily select elements when manufacturing a multi-chip device, and makes it a very effective method.

There have already been reports regarding multi-chip devices that mount a plurality of semiconductor elements on ceramic multi-layer substrates using this method, but a ceramic multi-layer substrate is needed for inter-element wiring, so there are many practical problems, such as increase in wiring volume, noise created by inter-wire crosstalk, the cost of the ceramic multi-layer substrate, etc. Also, elements are mounted in a plane, so it is difficult to achieve very

high packaging density.

The first object of the present invention is to make a multi-chip device by threedimensionally stacking semiconductor memory elements mounted on film carriers. The second object of the present invention is to connect the back of the semiconductor memory element to a metal plate with good heat conductivity such as a copper plate, thus providing reinforcement and mechanical support that is difficult to achieve with just a film carrier and drawing off the heat

generated by the semiconductor element through the metal plate.

Below we shall explain in detail using an embodiment in accordance with the present invention. FIGS. 1(a) and (b) show an example in accordance with the present invention. Any previously disclosed method of mounting one semiconductor element on a film carrier may be used; first a semiconductor element 1 is connected to a film carrier 3. A solderable layer (for example, Ni-Cr-Au) is vapor deposited on the back of the semiconductor element 1 in advance, and then the semiconductor element 1 is reflow connected at a prescribed solder-plated location on a copper plate 4. Next, a hole 5 that is opened in advance in the end of the tape lead is passed over a lead 7 secured to a ceramic substrate 6 as shown in FIG. 2, and one by one they are stacked. When stacking ends, a heat treatment is applied, thereby mechanically and electrically connecting the film carrier's copper lead 2 and the ceramic substrate 6's lead 7 by means of solder plated on the leads in advance. After stacking ends, an aluminum cap 8 is put on and is scaled from the rear with a resin 9 (for example, RTV-60). Furthermore, the lead 7 connected to the copper plate 4 is connected to the cap using a paste 10 with good heat conductivity. As a result, heat generated by the chip flows through the lead 7 to the cap 8; making the cap 8 a heat radiating plate has the excellent effect of producing a device with very good heat radiation.

BRIEF DESCRIPTION OF THE DRAWINGS

FIGS. 1(a) and (b) are a sectional view and a plan view of a film carrier mounting structure. FIG. 2 is a sectional view of a multi-chip device.

- 1 Semiconductor element
- 2 Copper lead
- 3 Film carrier
- 4 Copper plate
- 5 Hole
- 6 Ceramic substrate
- 7 Lead
- 8 Cap
- 9 Resin
- 10 Paste

FIG. 1(a) (b)

FIG. 2

List of Items Attached

- (1) Specification, 1
- (2) Drawings, 1
- (3) Power of attorney, 1
- (4) Copy of patent application, 1

10

頭 (特許法係 8 名ただし書) の処定による特許出籍

##50 12"22"

特許庁長官 腦

発明の名誉

マルチチツブデバイズ

特許請求の範囲に記載された発明の数:2

Ost 1 6

特許出願人

g 所 東京都千代田区丸の内一丁目5番1号

6. Pr (010) 株式会社 日 立 製 作 所 代 章 春 山 博 吉

代 理. 人

a 東京都千代田区丸の内一丁目5番1号 株式会社 日 立 製 作 所 内 電話取取 270-2111 (大代収)

水 群 田 利



50 151820

em sit

発明の名称 マルチチップデバイス

特許請求の範囲

- 1. 半導体案子をフィルムキャリアに接続した後、 これを3次元的に接続したことを特徴とするマ ルチチップデバイス。
- 2. 特許別求の範囲第1項に記載されたマルチチップデバイスにおいて、放熱効果を増すために 半導体案子の裏面に熱伝導の良い金銭板と接続 し、この金銭板とリードとを接続して放熱路を 形成したことを特徴とするマルチチップデバイ

発明の詳細な説明

近年、半導体メモリの発践は著しく、現在では 4 0 9 6 ピットRAMが契用化の段階にはいつて いる。今後とも操被度は更に向上していくことが 考えられる。このような半導体メモリデバイスの 森設度を向上させるためには、単一チップ内の集 被度を上げる方法と、 独数個のチップを 1 デバイス内に実装するいわゆるマルチチップデバイスの

19 日本国特許庁

公開特許公報

①特開昭 52-75981

43公開日 昭52.(1977) 6.25

到特願昭·50-151820

②出願日 昭40.(1974 12.22

審査請求 未請求

(全3頁)

庁内整理番号 6513 37 6513 57

図日本分類 99はKJ1 99はHO 1 Int.Cl²

HOIL 23/12

HOIL 25/04

識別記号

方法がある。

同一のプロセス技術で考える場合、マルチテツ プデバイスの方がチップサイズは小さくても良く、 スピード的にもコスト的にも有利である。

マルチチップ半導体メモリデパイスとしては、 IB M社が2048ピット×4チップ1デパイス を実用化しているのは周知の事実である。

マルチチップデパイスを作るにつて重要なことは、デパイスの不良率がチップの不良率のの 火(n:チップな数数)で示される。 そ(n:チップな数数)で示される。 それ故に、半導体来子をチップの状においた。 能試験をするとが要求子のないにおいてはは、 半導体が要求子をないななとでは試験である。 という新かしいの表示がある。 は出れるでする。ないないないがある。 は出れるでする。ないないないのではないである。 ないたテープにはいるがないないのである。 半導体な子のではないないがである。 という新り上にという針にある。 半導体な子のではないないのである。 というないは、 というがはないている。 というがはないのである。 というないないないのである。 というないないないのである。 というないないないのである。 といったテープにはいっている。 といったではないないないないないないないないるとと

-389-

により、交流動作試験が容易となつた。とのこと はマルテテツプデパイスを作る上において、呆子 の週別を容易に行なえることが可能となり非常に 有効な手法となる。

との方式を用いて、セラミツク多層――基板上に 複数個の業子を塔載したマルチチップデパイスに ついては既に報告があるが、案子間の配線にはセ ラミック多階—— 菰板を必要とするため、 記顧容 量の増大および配額間のクロストークによる維音 と、実用化には問題点が多い。また、平面的に衆 子を実装するため、大幅な高密度実装は困難であ

本発明の第1の目的はフイルムキャリアに実装 した半導体メモリ素子を三次元的にスタッキング するととによりマルテテツブデパイスを作るもの である。群2の目的は半導体メモリ常子の映画を 蛸板のような熱伝導率の良い金貨板に接続してフ イルムキャリアのみでは根核的保持が困難である ための補強と、半導体案子の発熱による熱をこの

いるリート7は熱伝導性の良いペースト10を用 いてキャップと接続される。これにより、チップ より発生した熱はリードでを介してキャップ8に 流れ、キャップ8を放熱板とすることによりきわ めて巣放散のよいデパイスとなる優れた効果を有 する。

図面の簡単な説明


餅1図(a)(b)はフイルムキヤリア契装裕造の断面 図および正面図、第2図はマルチチップデパイス の断面図である。


1. 半導体素子、2 網リード、 3・・・・フイルムキャリア、4・・・・鮹板、 5...・火、8.・・・セラミツク芸板、7. ・・・リード、8・・・キャップ、9・・・・ 樹脂、10・・・ペースト。

代理人 弁理士

金属板を通して逃がそりとするものである。

以下本発明による災施例を用いて静細に説明す る。第1図(a)(D)は本発明による一例を示すもので あり、半導体素子1をフイルムキャリアに実装す る方法は既に公開されている方法のどれをとつて も良いが、まず半導体来子1をフイルムキャリア 3 に接続する。続いて、半導体衆子1の裏面に予 め半田接合可能な用===(例 N1-Or-Au)を蒸: **凝しておき、蛸板4上に半田メツキされた所定の** 個所に半事体素子1をリフロー接続する。次に、 テープリードの端に前もつてあけられた穴5を第 2 凶に示すようにセラミック 若板 6 上に固定され たリード?に通し、次々とスタツキングしていく。 スタッキングが終れば熱処理を加えることにより、 予ぬメッキされているリード上の半田によつてフ イルムキャリアの銅リード2とセラミツク基板6 上のリードでは松椒的にも、電気的にも接続され る。スタッキングが終つたのち、アルミ製のキャ ツブ8をかぶせて姦歯より樹脂8(例えばRTV - 6 0)により封じる。なお、銅板4と線鋭して





添附書類の目録

(1) 例 線 也 1選 (2) 即 超 1項 (3) 罗 任 . 坎 1項 (4) 秒 於 明 報 本 1項

前記以外の発明者・特許山頂人または代理人



10

(特許法領 8 8 条ただし の規定による特許出額

特許庁長官

発明の名

マルチチツブデバイズ

特許請求の範囲に記載された発明の数: 2

- ナスケンキ ペラ レヘナ ノ ペンナ 千 薬 県 茂 原 市 早 野 3300 番 地

株式会社 日立製作所 茂原工場內

1

東京都千代田区丸の内一丁目5番1号

፟.

東京都千代田区丸の内一丁目5番1号 立製作所 日 270-2111 (大代奖)



50 151820 4

ルチテツブデパイス 発明の名称

特許請求の範囲

- 1. 半導体業子をフイルムキャリアに接続した後、 これを 3 次元的に接続したことを特徴とするマ ルチチツブデパイス。
- 2. 特許請求の範囲第1項に記載されたマルテテ ップデパイスにおいて、放船効果を増すために 半導体業子の裏面に熱伝導の良い金属板と接続 し、この金属板とリードとを接続して放熱路を 形成したことを特徴とするマルチチップデバイ

発明の詳細な説明

近年、半導体メモリの発脹は著しく、現在では 4096ビットRAMが実用化の段階にはいつて いる。今後とも集積度は更に向上していくことが 考えられる。このような半導体メモリデパイスの **築積度を向上させるためには、単一チップ内の集** 被废を上げる方法と、 彼叡鵠のテップを 1 デバイ ス内に実装するいわゆるマルチチップデバイスの

(19) 日本国特許庁

公開特許公報

印特開昭 52-75981

43公開日 昭 52.(1977) 6.25

21特願昭 50-151820

②出願日 昭炒(197分/2.22.

審査請求 未請求 (全3頁)

庁内整理番号 6513 37 6513 57

62日本分類 995x21 995)HO

(1) Int. C12 HOIL 23/12 HOIL 25/04

識別 記号

方法がある。

同一のプロセス技術で考える場合、マルテチツ プデパイスの方がチップサイズは小さくても良く、 スピード的にもコスト的にも有利である。

マルチチップ半導体メモリデバイスとしては、 IBK社が2048ヒツト×4チツブ1 デベイス を製用化しているのは周知の事実である。

マルチテップデパイスを作るにもたつて重要を ことは、デバイスの不良率がテップの不良率の ユ. 柴(n:チップ塔載数)で示されることである。 それ故に、半導体衆子をテツブの状態で完全に性 能試験をすることが毋求される。現状においては、 半導体メモリ素子の素子段階での完全な性能試験 は困難である。とのよりな実状において、最近フ イルムキャリア方式という新らしい実装法が脚光 をあびている。とれは半導体案子を剝りードが形 成されたテープキャリア上に接続するものである。 半導体条子段階ではプローパという針による御足 しかできず、交流的な動作試験が凶難であつたが、 フィルムキャリア方式では剝りードを用いること

-389-

により、交流動作試験が容易となつた。このこと はマルチテップデバイスを作る上において、米子 の週別を容易に行なえることが可能となり非常に 有効な手法となる。

この方式を用いて、セラミック多階――基板上に 複数個の業子を搭載したマルテテップデバイスに ついては既に報告があるが、案子間の配額にはセ ラミック多階―― 基板を必要とするため、 配額容 量の増大および配額間のクロストークによる維音 の問題、更には多層―― 配額基板の価格の問題な ど、実用化には問題点が多い。また、平面的に案 子を実装するため、大幅な高密度実装は困難であ

本発明の第1の目的はフイルムキャリアに実装した半導体メモリ素子を三次元的にスタッキングすることによりマルチチップデバイスを作るものである。第2の目的は半導体メモリ素子の鉄面を 蛸板のような熱伝導事の良い金属板に接続してフィルムキャリアのみでは根柢的保持が困難である ための補強と、半導体素子の発熱による熱をこの

- 8 -

いるリード7は熱伝導性の良いペースト10を用いてキャップと接続される。これにより、テップより発生した熱はリード7を介してキャップ8に流れ、キャップ8を放熱板とすることによりきわめて熱放散のよいデバイスとなる優れた効果を有する。

図面の簡単な説明


第1図(A)(b)はフイルムキヤリア実装格造の断面 図および正面図、第2図はマルチチップデバイス の断面図である。

1.・・・半導体架子、2・・・・剣リード、3・・・フィルムキャリア、4・・・・ 剣板、5・・・穴、8・・・・セラミック基板、7・・・リード、8・・・・キャップ、8・・・・ 柑脂、10・・・ペースト。

代理人 弁理士 存 田 利 幸

金属根を通して逃がそりとするものである。

以下本発明による契施例を用いて詳細に説明す る。第1図(0)(1)は本発明による一例を示すもので あり、半導体業子1をフイルムキャリアに実装す る方法は既に公開されている方法のどれをとつて も良いが、まず半導体素子1をフイルムキャリア 3 に接続する。続いて、半導体索子1の裏面に予 め半田接合可能な階===(例 Ni-Or-Au)を蒸 **滑しておき、蛸板4上に半田メッキされた所定の** 個所に半事体案子1をリフロー接続する。次に、 チープリードの端に前もつてあけられた穴5を錦 2 凶に示すようにセラミック基板 6 上に固定され たリード1に通し、次々とスタツキングしていく。 スタッキングが終れば熱処理を加えることにより、 予めメッキされているリード上の半田によつてフ イルムキャリアの鋓リード2とセラミック基板 6 上のリードでは根核的にも、電気的にも接続され る。スタツキングが終つたのち、アルミ製のキャ ップ8をかぶせて展面より樹脂9(例えばRTY - 60)により封じる。なお、銅板4と接続して



77 8

第2图

添附 類の目録

- (1) 49

前記以外の発明者、特許出願人またれ

チスタンモバラレバナノ 千紫県茂原市早野3300番地